Prakt. Met. Sonderband 50 (2016) 139 
& kunden teilweise freigedtzten Siliziumchip mit ESD- Schaden. Durch einen Stromimpuls sind die 
; Leiterbahnen unterbrochen worden, was zum Ausfall des Bauteils gefiihrt hat. 
Rontgeninspektion 
augruppe 
So aration: 100% HNO: Abb.10: ESD- Schaden im Raster- Abb.11: ESD- Schaden im 
elektronenmikroskop Lichtmikroskop 
Metallographische 3.2 EOS Schaden 
paration eines 
ıumdrahtbonds mit Elektrische Überlast (EOS) ist das Ergebnis ungewollter Zuführung elektrischer Energie, die zur 
volzenem Silizium- Beschädigung der Bauelemente führt [2]. EOS-Fehlerquellen können Fehlapplikationen mit Über- 
sprechen der Systeme im Fahrzeug untereinander sein sowie ungeeignete Fremdversorgungen in der 
Werkstatt. Meterlange Zuleitungen zwischen Fahrzeug und Stromversorgung speichern induktive 
Energien und können zerstörerische Abschaltspannungen erzeugen. Weitere Ausfälle entstehen bei 
Stecken oder Ziehen unter Spannung ohne Masseverbindung [3]. 
Ein Beispiel für einen EOS-Schaden eines Hochleistungs- Chips ist in den Abbildungen 12-14 mit 
unterschiedlichen Inspektionsverfahren dargestellt. Im lichtmikroskopischen Bild ist bei 500facher 
Vergrößerung nur ein Fleck zwischen den Leiterbahnen erkennbar (Abb.: 12). Dass die Leiterbahn 
aufgeschmolzen ist, erkennt man im 3D- Bild des Laserscanmikroskops (Abb.: 13) und im Raster- 
große Potenzi- elektronenmikroskop (Abb.: 14). 
1schlag, der ei- 
lifferenz ist 
ngen durch 
nen sie in 
len Umgang mit 
erke). 
richten, denn im 
albleiter wie die 
eine der haufigs- 
ztechnik, Dio- 
nur Sperrspan- 
1, müssen Maß- Abb.12: Übersicht EOS —Schaden Abb.13 Darstellung einer Abb.14 Darstellung einer abgebrannten 
re Entladungen, abgebrannten Leiterbahn im Leiterbahn im 
rische Bauteile Laserscanmikroskop Rasterelektronennmikroskop 
Sn Ein EOS-Schaden in einem Transistor wurde nach dem chemischen Öffnen sichtbar. Abbildung 15 
‚its durch den zeigt eine Röntgenaufnahme eines Transistors. Bei den hellen Flecken wird eine Schädigung des 
2 Entladungen Bauteils vermutet. In Abbildung 16 sieht man den freigeätzten Chip mit Schädigungen auf der 
dungen 9-11 Chipoberfläche und am Aluminiumdrahtbond. ” 
von 100 Se- Der EOS-Schaden ist Auswirkung einer Spannungsspitze (Überspannung) auf diesen Leistungstran- 
sistor. Um EOS-Schäden zu vermeiden ist Schutz vor externen Einflüssen notwendig. Folgende